当前位置:主页 > 科技论文 > 电子信息论文 >

超高速逐次逼近-流水线混合型模数转换器的设计研究

发布时间:2024-05-09 06:16
  模数转换器(ADC)能将现实生活中的温度、压力、声音和图像等模拟信号转换为更容易储存、处理和发射的数字信号,因此被广泛应用于各类电子产品中。而随着移动无线网络由4G时代向5G时代发展,尤其是下一代的光通信系统更是需要GS/s量级的采样速率的模数转换器,使得市场对ADC的量化速率提出了更高的要求。在便携式电子应用领域,人们的生活需求使得市场对低功耗ADC的呼声越来越高。所以,对高速低功耗的ADC进行设计和研究是很有意义的。一些主流的通信系统需要超高速中等分辨率低功耗的ADC,例如超高带宽的射频系统,串行链路和以太网转换器。纵观市场上的多种ADC,其中,Flash ADC量化速度最快,但是牺牲了大量的功耗和面积。流水线型模数转换器(Pipeline ADC)量化速度快精度高,但由于级间运放的存在,功耗极高。逐次逼近型模数转换器(SAR ADC)具有低功耗高精度的优点,但是其量化速度较慢。虽然可以通过时域交织技术和其特有的每步两位(2Bit/cycle)量化技术来提高其量化速率,但是在交织数小的情况下,其速度性能依然不够理想。因此,设计一款量化速率高、功耗低以及交织通道数少的ADC成为了一项...

【文章页数】:109 页

【学位级别】:硕士

【部分图文】:

图5.3新型栅压自举开关的差分输出信号频谱图

图5.3新型栅压自举开关的差分输出信号频谱图

图5.27Bit2GS/s5通道交织的PipelinedSARADC的版图5.3新型自举开关的有效位数图5.3新型栅压自举开关的差分输出信号频谱图


图5.10MDAC性能测试频谱图

图5.10MDAC性能测试频谱图

图5.9为新型异步时钟模块(图4.35)锁存示意图,新结构通过减小关键路径上的负载,提高充放电速度,并且将关键电路进行分离控制操作,解决了传统结构稳定性低,耗时长的不足。从图中可以看出:在与图5.8相同仿真环境的情况下,锁存信号不仅可以对三路比较器的比较结果进行正确的锁....


图5.11新型2Bit/c的时序架构的超高速PipelinedSARADC性能测试频谱图

图5.11新型2Bit/c的时序架构的超高速PipelinedSARADC性能测试频谱图

次逼近-流水线混合型模数转换器(PipelinedSARADC)满足最初的设计指标7Bit分辨率,2G采样速率的要求。图5.11新型2Bit/c的时序架构的超高速PipelinedSARADC性能测试频谱图5.10小结本章对本设计的关键模块和整体ADC系....



本文编号:3968434

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3968434.html


Copyright(c)文论论文网All Rights Reserved | 网站地图

版权申明:资料由用户e43e5***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱[email protected]