LDPC编译码技术的研究与实现

发布时间：2017-10-22 16:30

  本文关键词：LDPC编译码技术的研究与实现

  更多相关文章： QC-LDPC TDMP Efficient算法 归一化最小和译码算法 FPGA

【摘要】：当今时代,移动通信发展迅速,已经进入到人们生活的各个方面,给人们的工作和生活带来极大的便利。纠错编码技术的应用对移动通信技术的实现起到了关键的作用。LDPC(Low Density Parity Check code)码是纠错编码技术中一种能够逼近香农极限的“好码”。本文基于802.16e协议实现了一个多码长多码率的高速QC-LDPC编码器和译码器。首先,分别通过对编码和译码算法进行了研究。LDPC编码算法主要有高斯消元法、Efficient算法等,本文选择了适合802.16e协议中准双对角线校验矩阵的简化Efficient编码算法。在编码的硬件实现过程中,采用了流水线和部分并行结构,实现了高速编码器。LDPC译码算法主要研究了基于概率测度的BP译码算法、基于LLR的BP译码算法、归一化最小和译码算法等算法。最终的实现选择了适合FPGA硬件实现的归一化最小和译码算法。在实现结构方面,对TPMP和TDMP两种实现结构进行了仿真对比,最终选择了收敛速度快、迭代次数少的TDMP实现结构,即水平分层迭代结构。最终实现的译码器可以信噪比为2.5dB时,BER可以达到10-6。另外,为了实现高速译码器的目标,译码器的实现过程中采用了乒乓操作、流水线结构、四个码字同时译码等结构来提高译码器的吞吐率。本文利用Xilinx公司的XC705开发板实现了多码长多码率的QC-LDPC高速编码器和译码器,码长最大支持2304,码率支持1/2、2/3、3/4和5/6。编码器的时钟频率为250MHz,吞吐率为13.7Gbps。译码器实现了最大时钟频率为250MHz、最大吞吐率为1.65Gbps的高速译码器。
【关键词】：QC-LDPC TDMP Efficient算法 归一化最小和译码算法 FPGA
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.22
【目录】：

• 摘要5-6
• ABSTRACT6-12
• 缩略词表12-13
• 第一章 绪论13-18
• 1.1 数字通信系统与信道编码13-15
• 1.2 LDPC码的发展历史与研究现状15-16
• 1.3 论文内容安排16-18
• 第二章 LDPC码基础理论18-27
• 2.1 LDPC码的基本概念18-20
• 2.1.1 校验矩阵表示法18-19
• 2.1.2 Tanner图表示法19-20
• 2.2 LDPC码关键性能参数20-21
• 2.2.1 度分布序列20-21
• 2.2.2 环21
• 2.3 LDPC码的构造方法21-24
• 2.3.1 随机构造法21-23
• 2.3.2 结构化构造方法23-24
• 2.4 QC-LDPC码的基本概念24-25
• 2.4.1 QC-LDPC码的基本概念和特点24
• 2.4.2 IEEE802.16e协议中QC-LDPC码的应用24-25
• 2.5 本章小结25-27
• 第三章 LDPC编码算法研究及硬件实现设计27-36
• 3.1 LDPC码的编码算法27-32
• 3.1.1 生成矩阵算法27
• 3.1.2 高斯消元法编码算法27-28
• 3.1.3 Efficient编码算法28-30
• 3.1.4 适用于 802.16e的简化Efficient编码算法30-32
• 3.2 LDPC码编码器的硬件实现32-35
• 3.2.1 LDPC编码器硬件实现结构分析32-34
• 3.2.2 LDPC编码器硬件实现仿真34-35
• 3.3 本章小结35-36
• 第四章 LDPC译码算法研究及硬件实现设计36-69
• 4.1 LDPC译码算法分析36-44
• 4.1.1 比特翻转译码算法36-38
• 4.1.2 基于概率测度的BP译码算法38-40
• 4.1.3 基于对数似然比的BP译码算法40-42
• 4.1.4 最小和译码算法42-43
• 4.1.5 译码算法性能比较43-44
• 4.2 LDPC译码器关键参数的仿真44-50
• 4.2.1 量化范围及量化位宽的确定44-47
• 4.2.2 归一化因子的确定47-49
• 4.2.3 最大迭代次数的确定49-50
• 4.3 硬件实现结构分析50-65
• 4.3.1 串行、全并行与部分并行实现结构50
• 4.3.2 TPMP结构和TDMP结构及性能对比50-53
• 4.3.3 LDPC译码器FPGA实现结构图53-65
• 4.4 译码器仿真结果65-67
• 4.5 本章小结67-69
• 第五章 LDPC编译码器的验证与测试69-81
• 5.1 LDPC编译码器的验证方案69-71
• 5.2 LDPC编译码器的验证平台71-74
• 5.3 LDPC编码器和译码器的板级验证74-77
• 5.3.1 LDPC编码器的板级验证74-76
• 5.3.2 LDPC译码器的板级验证76-77
• 5.4 LDPC编译码器的性能分析77-80
• 5.4.1 LDPC编码器的性能分析77-79
• 5.4.2 LDPC译码器的性能分析79-80
• 5.5 本章小结80-81
• 第六章 总结与展望81-83
• 6.1 总结81-82
• 6.2 展望82-83
• 致谢83-84
• 参考文献84-87
• 个人简历及攻读硕士学位期间的研究成果87-88

【参考文献】

中国硕士学位论文全文数据库 前1条

1 董超科;高速LDPC编译码硬件设计[D];哈尔滨工业大学;2010年

，

本文编号：1079213