二值化卷积神经网络及其FPGA实现研究

发布时间：2025-04-26 21:20

　　目前,现有的卷积神经网络由于其结构复杂且依赖的数据集庞大,难以满足某些实际应用或者计算平台对运算性能的要求和能耗的限制。针对这些应用或计算平台,对基于ARM+FPGA平台的二值算法进行了研究,并设计了二值化卷积神经网络(Bianry Neural Network,BNN),该网络减少了数据对存储单元的需求量,也降低了运算的复杂度。首先,本文在FPGA上进行了一些优化包括矩阵算法的优化,数据分布的优化,网络规模的优化等。对FPGA上实现BNN时遇到的一些问题进行了分析,提出了切实可行的解决方法。根据BNN网络的运算方式,设计了并行的流水线式处理方式,将BNN网络的推断过程分为了三个部分,包括输入模块、卷积层模块、全连接层模块。同时,在软件实现阶段使用C/C++的开发模式,不仅降低了整个工程的开发难度,加快了算法的实现,也缩短了开发的周期。本文在ARM+FPGA平台内部实现BNN网络的前向推断过程中,通过将卷积的乘累加运算转换为XNOR逻辑运算和popcount等操作,提高了整体的运算效率,降低了对能源和资源的消耗。此外,根据网络中数据存储的特点,提出了新的改进缓冲行处理算法,提高了网络的吞...

【文章页数】：72 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 研究背景及意义
    1.2 国内外研究现状
    1.3 本文的研究内容
    1.4 论文结构安排
第二章 相关工作
    2.1 CNN卷积过程加速
        2.1.1 卷积运算优化
        2.1.2 数据空间优化
    2.2 CNN参数量化和裁剪
        2.2.1 网络参数量化
        2.2.2 网络权重裁剪
    2.3 硬件实现
        2.3.1 基于RTL方式
        2.3.2 基于HLS方式
        2.3.3 基于ARM+FPGA的方式
    2.4 典型网络的FPGA加速实现
    2.5 本章小结
第三章 BNN网络的设计以及训练和性能分析
    3.1 CNN与BNN
        3.1.1 CNN网络
        3.1.2 BNN网络
    3.2 本文BNN设计
    3.3 BNN训练分析
    3.4 BNN性能分析
    3.5 BNN结构划分
    3.6 本章小结
第四章 基于FPGA的BNN加速系统设计
    4.1 系统架构设计
    4.2 系统数据结构
    4.3 系统模块设计
        4.3.1 输入层模块设计
        4.3.2 卷积层模块设计
        4.3.3 全连接层模块设计
    4.4 系统整体流程
    4.5 本章小结
第五章 基于FPGA的BNN实现及结果分析
    5.1 实验环境
    5.2 数据测量
    5.3 结果分析
        5.3.1 识别精度分析
        5.3.2 加速性能分析
        5.3.3 资源使用分析
    5.4 本章小结
第六章 总结与展望
    6.1 总结
    6.2 展望
参考文献
发表论文和参加科研情况说明
致谢



本文编号：4041382