嵌入式存储器内建自测试和内建自修复技术研究
发布时间：2025-05-27 02:51
嵌入式存储器因其高带宽、低功耗、硅面积开销小等优点被广泛应用于片上系统(SoC),预计在2014年,嵌入式存储器在SoC中的硅面积占有率将会达到94%。由于应用嵌入式存储器的系统对可靠性的要求很高,因此研究嵌入式存储器的自测试和自修复技术具有重要的意义和实用价值。 本文首先介绍了嵌入式存储器及其内建自测试和内建自修复技术的研究背景、意义和基本原理,总结了本课题的国内外研究现状和发展前景;阐述了存储器内建自修复系统的设计过程,改进了基于一维冗余块结构的修复策略,在没有额外增加冗余资源的情况下,改进后的修复策略可以提高存储器的修复率(即被修复的存储单元个数与故障存储单元个数的比值),通过16×32比特静态随机存取存储器(SRAM)内建自修复系统电路仿真,验证了该修复策略的可行性和具有高的修复率;提出了一种改进的基于线性反馈移位寄存器(LFSR)设计的地址生成器,并由此设计一种基于LFSR和March MSL测试算法设计的存储器内建自测试电路,仿真结果验证了该电路具有速度快,面积开销小和复用性强等优点。 以上设计电路已用超高速集成电路硬件描述语言(VHDL)编码实现,在Xilinx...
【文章页数】：75 页
【学位级别】：硕士
【部分图文】：
本文编号：4047391
【文章页数】：75 页
【学位级别】：硕士
【部分图文】：
图3.8基于编码方式的SRAM的时序仿真结果
图3.8基于编码方式的SRAM的时序仿真结果wr和rd信号是对存储器的写入和读出控制信号，都是高有效。访问存储器的地址被包括行地址（row<sub>a</sub>ddr）和行组地址（row<sub>b</sub>ank）两部分。从仿真结果可以看出此存储器的功能完全正....
图3.9地址生成器的时序仿真图
图3.8基于编码方式的SRAM的时序仿真结果wr和rd信号是对存储器的写入和读出控制信号，都是高有效。访问存储器的地址被包括行地址（row<sub>a</sub>ddr）和行组地址（row<sub>b</sub>ank）两部分。从仿真结果可以看出此存储器的功能完全正....
图3.10MBIST控制器和地址生成器连接后的部分时序仿真图
图3.10MBIST控制器和地址生成器连接后的部分时序仿真图仿真结果显示MBIST控制器可以正确控制MarchC＋算法中的march元素和地址生成器的时序，以完成存储器的检测。（4）MBIST的故障测试结果的时序仿真由于故障建模不是本文研究的重点，所以存储器电....
图3.11MBIST电路检测到故障的仿真波形
图3.11MBIST电路检测到故障的仿真波形（5）存储器自修复系统电路修复结果的时序仿真在MBIST检测和诊断到故障单元的同时将故障地址写入到故障位图。MBIST模块完成测试后将test<sub>s</sub>top信号输出置1，同时repair<sub>s<....
本文编号：4047391
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/4047391.html
