高效能流体系结构关键技术研究
发布时间：2025-06-10 01:47
随着密集计算类应用蓬勃兴起和VLSI技术不断发展,并行体系结构研究获得了巨大的应用驱动和基础技术支撑,新型并行计算体系结构模型呈现出涌现状态,流(Stream)计算模型就是其中之一,它最初来源于图像和视频为代表的媒体计算环境,目前正在逐步渗透到信号处理、图形图像、科学计算等越来越广泛的密集计算领域。以流计算模型为基础的流体系结构,做为一种面向未来超10亿只晶体管时代的新型体系结构,正成为微处理器体系结构研究关注的前沿焦点之一,学术界和工业界已经设计了一系列经典的流体系结构和流处理器(原型),例如Imagine、Merrimac、STORM、YHFT64-2、MASA等,另外还有一些新型并行体系结构的处理器也兼容了流计算模型或者集成了流加速部件如CELL、Trips、RAW、Clearspeed、Tile64和几乎所有支持三维图形显示的GPU等。在这些处理器和原型系统上,流体系结构不但展现出了巨大的计算性能潜力,而且在面积利用率、工作时钟频率需求、平均Gops/功耗和可编程灵活性上也同样具有突出的优势。本文的作者认为,流体系结构虽然不会在未来完全替代标量体系结构,但却极有可能成为未来高性能...
【文章页数】：233 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
缩略语表
第一章 绪论
1.1 课题背景
1.1.1 流处理器
1.1.2 流应用
1.1.3 VLSI技术
1.2 研究现状
1.2.1 流处理器研究的相关工作
1.2.2 流应用研究的相关工作
1.2.3 流程序设计语言及编译研究的相关工作
1.3 课题研究内容
1.4 论文的工作与创新
1.5 论文结构
第二章 流体系结构
2.1 流计算模型
2.2 流微体系结构
2.2.1 流微体系结构特征
2.2.2 MASA-I微体系结构
2.2.3 MASA-I指令系统
2.2.4 MASA-I流水线
2.3 流程序设计模式
2.4 流编译架构
2.5 小结
第三章 流体系结构研究平台的拓展:MASA研究平台
3.1 MASA研究平台框架
3.2 流体系结构时钟精确模拟器:Msim
3.3 多核流处理器原型系统:TiSA-I
3.3.1 单核MASA-I SoC的实现
3.3.2 多核TiSA-I平台的设计与实现
3.4 编译器的改造:IStream-M和ISCD-M
3.5 流测试程序集扩充与完善
3.6 小结
第四章 非规则流存储系统:高效能数据并行技术
4.1 非规则流扩展模型
4.1.1 非规则流定义
4.1.2 非规则访存
4.1.3 非规则计算
4.1.4 流的态转换
4.2 非规则流存储层次组织
4.2.1 非规则流的影响
4.2.2 非规则流存储已有研究工作
4.2.3 非规则流存储层次方案
4.3 双模式融合流存储系统——DSAM
4.3.1 DSAM体系结构
4.3.2 模式可选的间接地址转换机制
4.3.3 访问接口:流缓冲及其仲裁
4.3.4 Kernel同步写策略
4.3.5 编程接口
4.3.6 编译支撑
4.3.7 管理机制
4.4 DSAM存储系统的比较分析
4.4.1 数据搬移
4.4.2 预取与失效管理粒度
4.4.3 实例研究:二维FFT
4.5 性能评估
4.5.1 程序性能
4.5.2 失效率与平均访问延迟
4.5.3 写缓冲大小的影响
4.5.4 硬件开销
4.6 小结
第五章 Kernel程序的LRF分配优化:高效能指令并行技术
5.1 Kernel程序特征分析
5.2 局部寄存器文件与计算簇结构
5.3 Kernel编译器架构
5.3.1 预处理
5.3.2 VLIW指令调度
5.3.3 后端处理
5.4 溢出调度技术
5.4.1 Kernel程序的寄存器分配难题与相关工作
5.4.2 分布式局部寄存器文件过载特征
5.4.3 溢出调度流程
5.4.4 负载平移调度
5.4.5 指令槽插入调度
5.4.6 基于DAG图的基本块重划分调度
5.5 性能评价
5.5.1 负载平移
5.5.2 指令槽插入
5.5.3 基本块重划分
5.6 小结
第六章 Tile化流体系结构:高效能多核并行技术
6.1 流体系结构大规模扩展的基本思想
6.2 TiSA微体系结构
6.2.1 顶层硬件结构
6.2.2 流传输协议
6.2.3 流互连网络模块
6.2.4 协同控制机制
6.3 TiSA多核流程序设计与编译
6.3.1 编程接口
6.3.2 流编译
6.4 硬件可扩展性:VLSI代价
6.5 软件可扩展性:可获得性能
6.6 小结
第七章 结束语
7.1 工作总结
7.2 未来的研究方向
致谢
参考文献
作者在学期间取得的学术成果
附录A Msim模拟器实现的基本方法和程序结构
附录B 部分流测试程序的映射方法
附录C 流体系结构VLSI扩展模型
本文编号：4050129
【文章页数】：233 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
缩略语表
第一章 绪论
1.1 课题背景
1.1.1 流处理器
1.1.2 流应用
1.1.3 VLSI技术
1.2 研究现状
1.2.1 流处理器研究的相关工作
1.2.2 流应用研究的相关工作
1.2.3 流程序设计语言及编译研究的相关工作
1.3 课题研究内容
1.4 论文的工作与创新
1.5 论文结构
第二章 流体系结构
2.1 流计算模型
2.2 流微体系结构
2.2.1 流微体系结构特征
2.2.2 MASA-I微体系结构
2.2.3 MASA-I指令系统
2.2.4 MASA-I流水线
2.3 流程序设计模式
2.4 流编译架构
2.5 小结
第三章 流体系结构研究平台的拓展:MASA研究平台
3.1 MASA研究平台框架
3.2 流体系结构时钟精确模拟器:Msim
3.3 多核流处理器原型系统:TiSA-I
3.3.1 单核MASA-I SoC的实现
3.3.2 多核TiSA-I平台的设计与实现
3.4 编译器的改造:IStream-M和ISCD-M
3.5 流测试程序集扩充与完善
3.6 小结
第四章 非规则流存储系统:高效能数据并行技术
4.1 非规则流扩展模型
4.1.1 非规则流定义
4.1.2 非规则访存
4.1.3 非规则计算
4.1.4 流的态转换
4.2 非规则流存储层次组织
4.2.1 非规则流的影响
4.2.2 非规则流存储已有研究工作
4.2.3 非规则流存储层次方案
4.3 双模式融合流存储系统——DSAM
4.3.1 DSAM体系结构
4.3.2 模式可选的间接地址转换机制
4.3.3 访问接口:流缓冲及其仲裁
4.3.4 Kernel同步写策略
4.3.5 编程接口
4.3.6 编译支撑
4.3.7 管理机制
4.4 DSAM存储系统的比较分析
4.4.1 数据搬移
4.4.2 预取与失效管理粒度
4.4.3 实例研究:二维FFT
4.5 性能评估
4.5.1 程序性能
4.5.2 失效率与平均访问延迟
4.5.3 写缓冲大小的影响
4.5.4 硬件开销
4.6 小结
第五章 Kernel程序的LRF分配优化:高效能指令并行技术
5.1 Kernel程序特征分析
5.2 局部寄存器文件与计算簇结构
5.3 Kernel编译器架构
5.3.1 预处理
5.3.2 VLIW指令调度
5.3.3 后端处理
5.4 溢出调度技术
5.4.1 Kernel程序的寄存器分配难题与相关工作
5.4.2 分布式局部寄存器文件过载特征
5.4.3 溢出调度流程
5.4.4 负载平移调度
5.4.5 指令槽插入调度
5.4.6 基于DAG图的基本块重划分调度
5.5 性能评价
5.5.1 负载平移
5.5.2 指令槽插入
5.5.3 基本块重划分
5.6 小结
第六章 Tile化流体系结构:高效能多核并行技术
6.1 流体系结构大规模扩展的基本思想
6.2 TiSA微体系结构
6.2.1 顶层硬件结构
6.2.2 流传输协议
6.2.3 流互连网络模块
6.2.4 协同控制机制
6.3 TiSA多核流程序设计与编译
6.3.1 编程接口
6.3.2 流编译
6.4 硬件可扩展性:VLSI代价
6.5 软件可扩展性:可获得性能
6.6 小结
第七章 结束语
7.1 工作总结
7.2 未来的研究方向
致谢
参考文献
作者在学期间取得的学术成果
附录A Msim模拟器实现的基本方法和程序结构
附录B 部分流测试程序的映射方法
附录C 流体系结构VLSI扩展模型
本文编号：4050129
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/4050129.html
