超阈值RM逻辑单元包设计与双逻辑映射

发布时间：2025-06-19 02:44

　　诸多研究表明RM逻辑(Reed-Muller logic)较传统布尔逻辑(Traditional Boolean logic)电路在面积、功耗方面有一定的优势。若使用RM逻辑构建电路,那么使用基于单元包(Cell-Base)的半定制ASIC设计是最常见、高效的方法。但是目前的标准单元包在RM逻辑电路上并没有进行优化,我们需要对原有的RM逻辑单元进行优化和扩充。因此本文希望设计出一种基于分栅配置Fin FET器件的RM逻辑单元包,并且能够通过软件自动进行双逻辑映射。本文提出了基于分栅配置Fin FET的RM逻辑基本单元门电路,三输入RM复合门电路,设计了超阈值RM逻辑单元包,并通过了双逻辑映射验证。在本学位论文,包括以下几个方面的研究内容:1、超阈值RM单元电路的设计。研究BSIM-IMG模型Fin FET器件分栅配置特点,重新设计RM逻辑的基本电路与三输入RM复合门电路,对重新设计的电路进行了超阈值区域工作电压的优化。2、超阈值RM单元包的构建。使用Cadence和Synopsys公司软件对新结构逻辑电路进行功能仿真和版图绘制,分析计算Fin FET器件寄生参数,提取版图物理库、时序库。...

【文章页数】：82 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
引言
1 绪论
    1.1 超阈值RM逻辑电路设计的研究背景
    1.2 标准单元包设计的重要性
    1.3 本文研究内容及安排
2 基于FinFET器件的超阈值RM逻辑电路设计基础
    2.1 超阈值优化技术
    2.2 RM逻辑电路的数学基础
        2.2.1 RM逻辑定义与基本性质
        2.2.2 逻辑函数的RM展开形式
    2.3 分栅配置FinFET器件
        2.3.1 FinFET器件基本特性
        2.3.2 双阈值分栅FinFET器件模型实现
    2.4 本章小结
3 超阈值RM逻辑单元电路设计
    3.1 RM逻辑基本门电路
        3.1.1 同栅配置FinFET基本门电路结构
        3.1.2 分栅配置FinFET基本门电路结构
        3.1.3 测试平台与HSPICE仿真
        3.1.4 RM基本门电路超阈值优化
    3.2 RM逻辑复合门电路
        3.2.1 三种逻辑风格RM逻辑复合门设计
        3.2.2 三种逻辑风格RM逻辑复合门性能比较
    3.3 D触发器
    3.4 本章小结
4 超阈值RM逻辑单元包设计
    4.1 版图设计
        4.1.1 NCSU FreePDK15设计规则
        4.1.2 RM单元版图设计
        4.1.3 DRC验证
        4.1.4 LVS验证
    4.2 寄生参数提取与修改
        4.2.1 FinFET器件结构和符号定义
        4.2.2 FinFET寄生电阻模型
        4.2.3 FinFET寄生电容模型
        4.2.4 版图后仿真
    4.3 单元包物理信息抽象化
    4.4 单元包时序信息提取与修改
        4.4.1 逻辑门单元时序参数
        4.4.2 时序弧信息的分类
        4.4.3 时序信息提取
        4.4.4 单元包时序信息修改
    4.5 本章小结
5 双逻辑映射技术
    5.1 双逻辑映射原理
    5.2 RTL级设计与仿真
    5.3 RM逻辑综合与物理实现
    5.4 本章小结
6 总结
参考文献
在学研究成果
致谢



本文编号：4050732