基于动态可重构技术的阵列型协处理器架构设计与实现

发布时间：2025-06-27 05:12

　　本文在分析现有动态可重构处理器设计的优点和不足的基础上,提出了一种改进的阵列型动态可重构协处理器设计—IRAC(Improved Reconfigurable Array Coprocessor)。相比于其他同类型设计,本方案在可重构处理器的配置灵活性,系统的数据传输效率和蝶形算法执行效率上均进行了改进。仿真结果显示,对于2D-DCT,FFT等典型的数字信号处理应用,IRAC具有比大多数同类设计更优的性能。 本文在以下几个方面为可重构系统提供了新的思路和观点 IRAC与其它同类型可重构处理器的显著不同就是将系统中可重构区域合理的划分为若干个子区域,每个子区域拥有单独的配置字存储器,在运算时可以根据需要采用不同的配置,提高了配置的灵活性和算法映射的效率。 设计中采用双通道DMA控制器,可以同时对配置字和数据进行传输,有效的提高了可重构系统的数据传输能力。 针对常用蝶形算法(如2D-DCT、FFT),对阵列中的可重构运算单元以及运算单元间的互联结构进行了改进和优化,提高了系统进行蝶形运算的效率。 通过系统中控制接口模块接收主处理器发送的控制指令,屏蔽了...

【文章页数】：80 页

【学位级别】：硕士

【部分图文】：

图2-1通用处理器、ASIC与可重构系统比较

第二章可重构系统系统概念科学中的计算可以看成是由时间和空间构成的二维结构。时通过程序的执行来对指令序列进行时域上的调度,通用处理过时域上指令序列的调度来实现的。其功能在时间域上可以度来说通用处理器的硬件是不能动态改变的，因此它在空间集成电路（ASIC）在时间域和空间域上都只能进....

图2-3（a）所示，控制信号存储在配置存储器中，在图中用“P”表示

数据位宽做为度量的，除外也有一些不同的定义实现的布尔函数的数目来定义，用可重构单元的，或者用晶体管总数或者输入、输出端口数目进度大致可以划分为两大类:细颗粒度(fine-grairse-grained)可重构系统。FPGA的属于典型的细颗粒度可重构系统，其中每入函数以及部....

图3-1IRAC架构框图

Figure3-1ArchitectureofIRAC中可以看出，协处理器系统主要包括运算阵列(ProcessingAr块（Control_Interface），DMA控制器，数据存储器(DataMe储器（ContextMemory）五个部分。....

图3-2IRAC系统操作流程图

Figure3-2FlowchartofIRAC执行过程如下：处理器发出LDTXT指令，通过DMA控制器将存放在主存中的配置字ntextMemory，此过程中可以让DMA控制器的两个通道同时进行配输，以提高传输效率。处理器发出LDFB指令，Contro....

本文编号：4053862