一种基于BP最小和译码算法的IP核设计

发布时间：2025-05-01 20:59

　　 基于置信传播BP改进的最小和译码算法原理,依据IEEE 802.11ac标准进行QC-LDPC译码器IP核的设计。对传统BP译码算法的校验节点更新公式进行优化、改进,通过仿真性能对比,采用最小和译码算法设计实现译码器。该译码器采用串行译码结构,可节省硬件资源和开销。在Vivado 2016.4集成开发环境中通过Xilinx ZYNQ7020 FPGA芯片设计码长为648 bit、码率为1/2的QC-LDPC译码器。同时将FPGA实现的译码器输出与计算机仿真结果进行对比,仿真验证结果表明,译码器IP核设计正确合理。

【文章页数】：4 页

【文章目录】：
0 引言
1 QC-LDPC译码原理
2 最小和BP译码算法
3 译码器IP核设计与仿真验证
4 结语



本文编号：4042661