SoC存储体内建自测试实现及功耗优化

发布时间：2025-05-20 02:59

　　随着近年来SoC芯片的广泛应用,解决SoC的可测性问题,已经成为人们关注和研究的热点。针对SoC测试向量数据量大的问题,目前研究者们已经提出了许多的解决方案,其中内建自测试是最有效的一种。在内建自测试中,最典型和最重要的就是存储体内建自测试控制器,针对不同的SoC芯片,不同的电路结构,不同类型和大小的存储体,需要考虑相应MBIST控制器的设计,以满足在不同设计中的测试要求。同时,随着超大规模集成电路深亚微米工艺技术和系统级芯片（SoC）的发展,使得集成电路的测试面临越来越多的困难,尤其是测试时的功耗问题。因为过大的功耗会引起集成电路温度上升,影响集成电路的正常工作,降低芯片的成品率和可靠性。因此,在芯片测试的过程中考虑功耗优化已经成为一种必须。由于SoC芯片中对存储体模块MBIST的广泛使用,对其进行功耗优化的研究也变得非常活跃,已经成为一个很重要的研究方向。本论文研究了常见MBIST算法的复杂性,运行时间和故障类型。选取适当的算法完成了FT-SoC芯片所有memory的内建自测试;根据存储体的不同设计风格和层次,实现了两种MBIST控制器的设计,并从多层次对其进行了成功的仿真验证,证明...

【文章页数】：88 页

【学位级别】：硕士

【部分图文】：

图3.2采用retentionCB和march2算法的MBIST结果波形图

所以可以采用march2和retentionCB这两种算法来设计MBIST，结合这两种算法可以测到上述大部分的故障（除了ADOF这样比较少见的故障），提升MBIST的故障覆盖率。图3.2就是采用retentionCB和march2算法测试存储体的波形图。图3.2采用rete....

图3.4(a)步骤1波形图

是mbist_clk要连接到较快的时钟上，图中映射到了CLKA（如果CLKA快于CLKB）则CLKB就会是浮空的，需要自己加MUX，在MBIST模式下，保证CLKB统一CLKA。3.5.2MBIST执行过程明白了MBIST的设计之后，还需要知....

图3.4(b)步骤2波形图

图3.4(b)步骤2波形图步骤3：地址递增写全0（一个地址占5拍），按照地址递增的顺序，对每个地址执行如下操作：(1)读，在下一拍读操作，将看到读出的数据出现在Q，为全F；(2)写，在下一拍写操作，将看到写入的数据出现在D，为全0；(3)读，在下一拍读操作....

图3.4(c)步骤3波形图

第三章MBIST可编程控制器的实现图3.4(b)步骤2波形图步骤3：地址递增写全0（一个地址占5拍），按照地址递增的顺序，对每个地执行如下操作：(1)读，在下一拍读操作，将看到读出的数据出现在Q，为全F；(2)写，在下一拍写操作，将看到写入的数据出现在D....

本文编号：4046740