增强型锁相环的启动优化和相频解耦改进算法

发布时间：2025-05-27 02:10

　　 锁相环结构中相位和频率紧密耦合,在电网处于干扰或短时故障工况下,同步频率的波动直接影响锁相的性能。基于假线性增强型锁相环(pseudolinear enhanced phase-locked loop, PL-EPLL),提出了一种适时解除相位和频率耦合的改进算法。该算法能够在设计锁频范围内,增强频率同步的稳定性和抗干扰能力,提高锁相的动态性能。另外,针对PL-EPLL具有两个相位锁定状态的特点,在算法实施上采用一种同步相位初始值优化设置,在初始相位差较大的情况下能够有效提高锁相算法的启动速度。最后,通过仿真和实验验证了改进算法的有效性。

【文章页数】：10 页

【部分图文】：

图1 PL-EPLL结构

假线性增强型锁相环PL-EPLL的结构框图如图1所示。图1中，v为输入波形信号，v"为v的基波同步波形，e为波形误差；记输入信号相位初始值为θ0，有v=Usinθ=Usin（ωt+θ0),U，ω，θ分别为输入信号基波的幅值、频率和相位；A，ω"，θ"分别为同步幅值、同步频率和同步....

图2 LTI-EPLL伯德图

其中，式（5）为同相波形v"对输入信号v的传递函数；式（6）为正交相波形v"q对v的传递函数，二者的伯德图由图2给出。图2表明，LTI-EPLL能够同时完成同相和正交相的波形跟踪，且具有一定的滤波能力。参数k越小，系统带宽就越小，滤波能力越强；同时系统也会因为阻尼的减小导致更大的....

图3 锁相启动的相位差收敛路径示意图

首先对PL-EPLL相位环路的鉴相器输出值ecosθ"/A展开，有：式（7）的后两项为高频项。无论PL-EPLL系统进入哪一个锁定状态，高频项总是收敛为0，对系统的收敛路径没有影响。因此，忽略两项高频项，有：

图4 PL-EPLL启动过程仿真波形（θ"0=π/2)

总体而言，常规方案的平均响应时间为22.29ms，优化方案则为20.21ms，启动速度提升了大约10%。该结果表明，采用优化设置方案的PL-EPLL能够充分利用其具有两个锁定状态的特点，选择最短的收敛路径，从而提高锁相启动的响应速度。图5两种设置方案的启动响应性能对比

本文编号：4047339